VLA-HWBench : où passe le temps quand les modèles VLA tournent sur du matériel embarqué
Une étude publiée sur arXiv sous le nom VLA-HWBench évalue 18 modèles VLA (vision-langage-action) open source sur deux plateformes embarquées: le NVIDIA Jetson AGX Thor et l'AMD Ryzen AI Max+ PRO 395. Elle teste plusieurs backends d'inférence, officiels et alternatifs, et découpe chaque appel en sept étapes, là où les travaux antérieurs en distinguaient au maximum trois. Le constat principal est que la stratégie de génération d'actions pèse plus que la taille du modèle. Elle domine la latence dans 14 des 19 configurations testées sur Jetson. L'écart de latence atteint un facteur 82 sur Jetson et 157 sur AMD, et le nombre de paramètres explique au plus 15 % de la variance. Les modèles qui produisent de longs blocs d'actions (action chunks) en quelques pas de flow matching tiennent la cadence du contrôle. Ceux qui décodent token par token n'y arrivent pas. La fusion de noyaux (kernel fusion) combinée à des poids en 4 bits est l'optimisation la plus efficace. Elle rend π0.5 et GR00T N1.7 de 2,6 à 2,9 fois plus rapides que PyTorch avec torch.compile, mais elle n'existe que pour ces deux modèles et seulement sur Jetson.
Pour les intégrateurs et les responsables techniques, ces résultats déplacent le choix d'un modèle. Les scores de réussite de tâche publiés dans la plupart des articles disent peu de chose sur la faisabilité d'un déploiement embarqué, et un modèle plus petit n'est pas forcément plus rapide s'il génère ses actions de façon séquentielle. L'optimisation déplace aussi le goulot d'étranglement. Sur GR00T N1.7, le prétraitement CPU passe de 12 % à 39 % de la durée d'un appel une fois le reste accéléré. Après optimisation, la bande passante mémoire ne limite sur Jetson que les étapes traitant peu de tokens, comme le débruitage. Le logiciel limite toutes les autres, des noyaux non fusionnés au prétraitement sériel sur le CPU hôte. Une partie de l'écart entre démonstration et exploitation réelle tient donc à la pile logicielle plus qu'au silicium. Les auteurs en tirent des recommandations: peu d'itérations de génération d'actions, une fusion de noyaux et des poids basse précision étendus à davantage de modèles et de plateformes, et un matériel doté d'une forte bande passante mémoire et d'un CPU hôte rapide.
Les VLA tournent de plus en plus à bord des robots, où la latence d'inférence contraint directement le contrôle en boucle fermée. Les benchmarks existants couvrent peu de stratégies de génération d'actions et comparent rarement les optimisations sur les mêmes modèles. Le Jetson AGX Thor représente l'offre embarquée de NVIDIA pour la robotique, et l'AMD Ryzen AI Max+ PRO 395 une alternative x86 à mémoire unifiée. Le fait que seuls π0.5 (Physical Intelligence) et GR00T N1.7 (NVIDIA) disposent d'une voie optimisée, et seulement sur Jetson, souligne l'avance de l'écosystème NVIDIA et le retard logiciel du reste du champ. Il s'agit d'une étude académique de mesure, sans produit ni déploiement associé. La suite logique serait de porter ces optimisations vers d'autres modèles et d'autres plateformes.
Dans nos dossiers




