Une startup dirigée par un ancien architecte GPU de Nvidia conçoit la puce Y10 pour boucler le contrôle robotique en 1 ms
Une startup fondée en 2025 par Xu Feixiang, ancien architecte GPU chez Nvidia, conçoit un processeur pensé dès l'origine pour l'IA physique, c'est-à-dire les robots et machines qui perçoivent, raisonnent et agissent dans le monde réel. Son premier produit, le Y10, vise à ramener la boucle complète perception, inférence et action sous la milliseconde, a expliqué Xu au média chinois Cyzone dans un entretien publié le 10 octobre. Il ne s'agit pas d'un ASIC à fonction fixe : le Y10 est un processeur généraliste piloté par un jeu d'instructions personnalisé et très programmable, censé suivre l'évolution des modèles de robotique. L'architecture, baptisée SomaArch selon des documents antérieurs de la société, est portée par une équipe ayant mené plusieurs générations de GPU Nvidia et des puces de grande taille, dont des composants en 6 nm, jusqu'à la production de masse. La startup affirme tester sa puce avec de grands fabricants de robots chinois. Face aux configurations x86 plus Orin utilisées aujourd'hui, ses simulations annoncent cinq fois la performance globale pour 80 % de coût en moins. Ces chiffres sont simulés, pas mesurés sur silicium, même si Xu assure que ses simulations tombent généralement à moins de 3 % des résultats finaux. Le développement a dépassé la moitié du chemin, et une version FPGA de la plateforme est prévue d'ici fin 2026 pour que les clients puissent essayer du matériel réel.
L'intérêt tient à la métrique mise en avant. Xu soutient que les robots actuels s'appuient sur des CPU, des GPU et des puces de conduite autonome, alors que les GPU sont optimisés pour le débit sur les grands modèles de langage, pas pour la boucle continue où le robot perçoit, agit puis corrige à haute fréquence. Pour l'IA physique, la mesure pertinente serait donc la durée totale de la boucle, son coût énergétique et financier, plutôt que les TOPS de crête. Il estime que l'architecture pèse environ 70 % de l'utilisabilité d'un processeur parallèle, le logiciel 30 %, ce qui plaide pour une migration facilitée par le jeu d'instructions. Pour les intégrateurs et les responsables industriels, l'enjeu est la dépendance à l'écosystème Nvidia (Orin, Jetson) et la possibilité d'une alternative moins chère, notamment sur le marché chinois. Il faut toutefois rester prudent : une boucle sous 1 ms et un gain de 5x à 80 % de coût inférieur sont, à ce stade, des projections de simulation, sans silicium ni benchmark indépendant, et le comparatif choisi (x86 plus Orin) n'est pas forcément le plus exigeant.
La cible initiale n'est pas l'humanoïde mais le bras robotique industriel. Citant un partenaire, Xu indique que les bras existants ne traitent qu'environ 2 % des opérations manuelles sur les lignes de production réelles, un marché d'extension potentiellement large si le contrôle devient plus réactif et moins coûteux. La société envisage aussi de petits serveurs de modèles du monde bâtis sur ses puces. Xu compare la puissance de calcul robotique actuelle au processeur 386 de 1985, un moyen d'affirmer que le matériel spécialisé en est à ses débuts. Le Y10 rejoint un champ où l'inférence embarquée s'organise autour de Jetson Thor chez Nvidia, tandis que des acteurs chinois comme Moore Threads travaillent sur des GPU adaptés à l'apprentissage par renforcement incarné. Les prochaines étapes à surveiller sont la version FPGA fin 2026, qui offrira les premières mesures sur matériel réel, puis l'annonce de pilotes nommés avec des fabricants de robots.
Dans nos dossiers




