ScaleMPA : repenser l'accélération de RRT* à grande échelle avec une représentation native en grille
ScaleMPA est un accélérateur matériel dédié à la planification de mouvement en robotique, décrit dans un preprint mis en ligne sur arXiv sous la référence 2609.24497v1 (soumission classée "new", ce qui situe sa publication autour de septembre 2026). Le système repense l'algorithme RRT* (Rapidly-exploring Random Tree Star), largement utilisé pour calculer des trajectoires sans collision dans des environnements complexes et à haute dimension. Alors que les accélérateurs précédents organisaient l'espace de recherche autour d'une structure arborescente hiérarchique, ScaleMPA adopte une représentation "grid-native" : un accès direct à une grille remplace la traversée d'arbre, ce qui raccourcit le chemin critique du planificateur. Pour que cette approche reste viable dans des espaces à haute dimension et à faible densité de points, les auteurs y ajoutent un moteur de recherche en grille multi-résolution et un système de mémoire de type "hash-grid". Gravé en technologie CMOS 28 nanomètres, le circuit atteint une latence de planification de l'ordre de la milliseconde, avec une accélération revendiquée de 4,7 à 44,4 fois par rapport aux meilleurs accélérateurs de planification de mouvement publiés jusqu'ici.
Pour les concepteurs de robots manipulateurs, de bras à nombreux degrés de liberté ou de robots mobiles autonomes, la planification de trajectoire en temps réel reste un goulot d'étranglement classique : les implémentations logicielles de RRT* peinent à tenir les contraintes de cadence dans des environnements encombrés, et même les accélérateurs matériels existants conservaient une complexité superlinéaire de bout en bout à cause des dépendances structurelles imposées par l'arbre. En supprimant cette dépendance, ScaleMPA vise à débloquer un parallélisme plus fin, ce qui pourrait profiter à des applications embarquées où la puissance de calcul et l'énergie sont contraintes. Ces gains restent toutefois auto-déclarés par les auteurs, sans détail public sur la méthodologie de comparaison ni sur les charges de travail testées, ce qui invite à la prudence avant toute extrapolation vers un produit industriel.
Ce travail s'inscrit dans une tendance de fond vers des puces dédiées à des tâches robotiques spécifiques (perception, SLAM, planification), les architectures généralistes CPU/GPU étant jugées insuffisantes pour du RRT* temps réel à grande échelle. L'abstract ne précise ni les auteurs, ni le laboratoire ou l'entreprise à l'origine du projet, ni les accélérateurs concurrents utilisés comme référence de comparaison, ni un calendrier de déploiement industriel. Il s'agit d'une contribution de recherche architecturale publiée en preprint, non encore validée par relecture par les pairs, sans pilote commercial ni partenaire annoncé à ce stade. Aucun acteur français ou européen du secteur robotique n'apparaît dans cette publication.
Dans nos dossiers



